untuk mengamati karakteristik operasi junction transistor efek medan (JFET) dan transistor efek medan metal-oksida-semikonduktor (MOSFET). Beberapa metode dasar untuk mengekstraksi parameter perangkat untuk desain sirkuit dan tujuan simulasi juga diperiksa.
Kewaspadaan
Junction transistor efek medan (JFET itu) hanya melibatkan sebuah pn-junction internal dan dengan demikian relatif statis tidak sensitif dan dapat ditangani secara bebas. Namun, MOSFET melibatkan lapisan oksida gerbang sangat tipis yang mungkin tidak memiliki perlindungan dioda statis dimasukkan sebagai bagian dari perangkat. Akibatnya, MOSFET bisa sangat statis sensitif dan harus diperlakukan dengan baik untuk menghindari keharusan untuk membeli pengganti.
Untuk menghindari kerusakan listrik statis untuk MOSFET, tetap memimpin mereka dimasukkan ke dalam busa konduktif hitam bila memungkinkan. Selalu menyentuh benda grounded, seperti kerangka dari bangku laboratorium, untuk melepaskan apapun listrik statis built-up dari tubuh Anda sebelum menangani MOSFET. Setelah ini, hati-hati menghapus MOSFET dari busa hitam dan masukkan ke baik pelacak kurva atau papan tempat memotong roti solderless. Bayar perhatian khusus untuk benar mengidentifikasi mengarah pada perangkat. Hubungan yang tidak benar dari perangkat adalah cara lain di mana mereka dapat dihancurkan. Setelah MOSFET tersambung dengan benar ke dalam rangkaian tes, itu cukup baik dilindungi dari statis, karena kini ada resistor atau terminal catu daya yang memungkinkan arus mengalir dari memimpin untuk memimpin. Sebagai aturan dasar, ingat bahwa listrik statis hanya mempengaruhi terminal mengambang pada perangkat atau sirkuit. Cukup menghubungkan terminal terapung tersebut ke tanah dengan nilai resistor besar, katakanlah 1 MQ atau lebih, seringkali cukup untuk menyediakan jalur debit untuk setiap biaya built-up.
Jika Anda masih mengalami kesulitan dalam menjaga MOSFET adalah dari yang
dihancurkan oleh statis, Anda mungkin ingin mencoba trik lain yang bekerja dengan baik untuk bagian yang sangat senstive. Sementara MOSFET masih dicolokkan ke busa hitam konduktif, mengambil 1-2 inci sepotong panjang sangat halus kawat tembaga telanjang dan membungkusnya di sekitar semua lead, tepat di bawah bibir terjadi, sehingga celana pendek semua memimpin bersama-sama. (Beberapa MOSFET diskrit yang bahkan datang dengan sepotong kawat di sekitar lead untuk tujuan ini.) Twist ujung bebas kawat bersama-sama sehingga tidak akan jatuh. Setelah lead semuanya telah korsleting bersama oleh kawat, menghapus MOSFET dari busa hitam dan masukkan kembali ke dalam baik pelacak kurva atau papan tempat memotong roti solderless. Menyelesaikan semua sisa koneksi sirkuit dan alat set-up, dan kemudian hanya sebelum Anda menguji sirkuit, menghapus telanjang tembaga korslet kawat. Membungkus ulang MOSFET memimpin dengan telanjang tembaga korslet kawat sebelum mengeluarkannya dari papan tempat memotong roti atau tes fixture.
Debit elektrostatis (ESD) dapat sangat sering muncul dari tubuh manusia
mentransfer muatan listrik statis untuk rangkaian atau perangkat. Telah ditemukan bahwa tindakan tubuh manusia seperti kapasitansi kecil relatif terhadap tanah Bumi, dan ketika dibuang ke sirkuit, saat ini dibatasi oleh jaringan dan impedansi kulit. Model tubuh manusia standar (HBM) untuk simulasi elektrostatik terdiri dari 100 pF kapasitor secara seri dengan resistor 1,5 kΩ. 100 pF kapasitor dapat menjadi dibebankan pada tegangan yang cukup tinggi dengan tindakan yang relatif sederhana, seperti yang ditunjukkan dalam tabel berikut, diambil dari Motorola Power MOSFET Data Book:
Aksi elektrostatik Tegangan: 10-20% rel. lembab. (V) Electrostatic Voltage:
65-90% rel. lembab. (V)
berjalan di karpet 35.000 1.500
berjalan di lantai vinil 12.000 250
bekerja di bangku 6.000 100
menangani amplop vinil 7.000 600
mengambil polybag 20.000 1.200
menggeser posisi busa kursi 18.000 1.500
Sebuah kelembaban relatif 10-20% sangat kering (dan hampir tidak pernah terjadi pada
Seattle), sedangkan kelembaban relatif dalam kisaran 65-90% lebih khas untuk Pacific Northwest. Dengan demikian, masalah ESD kami cukup jinak dibandingkan dengan situasi di Southwest kering dari Amerika Serikat.
MOSFET array sirkuit terpadu yang berisi beberapa MOSFET
dibuat ke dalam substrat silikon umum. Sebagian besar waktu, gerbang MOSFET ini secara internal dilindungi dari ESD dengan menjepit dioda untuk kedua atas dan rel catu daya yang lebih rendah. Jika tegangan pada gerbang pin melebihi atas power supply rel oleh Von, maka penjepit dioda atas akan berubah pada menjaga tegangan dari kenaikan lebih lanjut. Jika tegangan pada gerbang pin jatuh di bawah tingkat power supply rel oleh Von, maka lebih rendah penjepit dioda akan menyala dan menjaga tegangan turun lebih jauh. Dengan cara ini gerbang tegangan masukan yang dijepit dalam kisaran VSS - Von ke VDD + Von. MOSFET array dengan dioda internal yang menjepit cukup aman untuk menangani dan jauh lebih kuat daripada MOSFET diskrit individu yang tidak memiliki perlindungan gerbang. The CD4000 keluarga CMOS logika sirkuit terpadu yang digunakan dalam hal ini dan percobaan lainnya memiliki dioda ini perlindungan ESD masukan.
Prosedur 1 Diskrit MOSFET gerbang utama, jenis kelamin, dan identifikasi modus
Komentar
Tujuan dari prosedur ini adalah untuk belajar bagaimana mengidentifikasi lead, jenis kelamin, dan modus MOSFET hanya menggunakan multimeter digital (DMM). Metode untuk mencapai hal ini didasarkan pada mencari pn-junction dan isolasi lapisan oksida antara pasangan yang berbeda dari terminal lead. Jadi, yang pertama harus menjadi akrab dengan menggunakan DMM untuk menemukan persimpangan tersebut.
Praktek
Hidupkan DMM bangku dan mengkonfigurasinya untuk mengukur (dua kawat) perlawanan. Plug hitam meremas-hook memimpin uji ke dalam pisang jack negatif dari meter dan merah meremas-hook memimpin uji ke dalam jack pisang positif dari meter. Cari dioda 1N4148 dari bagian kit dan mengukur resistensi dengan DMM di kedua arah bias maju dan mundur. Perhatikan bahwa ujung merah dari input positif DMM adalah salah satu yang akan memiliki tegangan lebih positif untuk tes ini. Catat pembacaan ini dalam buku catatan laboratorium Anda, dan perhatikan pembacaan ini sebagai khas untuk pnjunction bias maju dan mundur. Anda kemudian dapat merujuk ke bacaan ini untuk menentukan polaritas pnjunctions yang ada antara pasangan lead MOSFET.
Komentar
DMM paling modern melakukan pengukuran resistansi dengan tegangan uji yang sangat kecil, untuk meminimalkan menguras baterai. Akibatnya, tes ini tegangan mungkin tidak cukup untuk menyalakan pn-junction, render meteran berguna untuk aplikasi ini. Penawaran Banyak DMM modern posisi rentang khusus sebagai bagian dari modus resistensi yang menggunakan tegangan uji yang lebih besar dari 1,5 sampai 2,5 V untuk mengaktifkan diberikan pn-junction dioda. Lebih lanjut DMM memiliki posisi dioda tes yang menampilkan dioda maju turn-on tegangan ketika arus beberapa mA melewatinya. Kisaran ini biasanya ditandai dengan simbol dioda kecil di saklar pemilih. Ketika pn-junction adalah bias maju, meter akan membaca diode turn-on tegangan, sedangkan saat bias terbalik, meter akan membaca rangkaian terbuka tegangan uji melintasi dioda, yang biasanya 2,0 V atau lebih. Oleh karena itu, dalam test mode dioda, pembacaan tegangan yang lebih besar menunjukkan polaritas terbalik-bias dioda, sementara polaritas maju-bias dioda akan ditunjukkan oleh khas turn-on tegangan sekitar 0,6 Volt atau lebih.
Praktek
Selanjutnya, jika DMM Anda memiliki fitur ini, pilih tes fungsi dioda pada DMM, seperti yang diidentifikasi oleh simbol dioda kecil sebelahnya. Ukur tegangan melintasi dioda 1N4148 saat maju dan mundur bias, dan mencatat ini dalam buku catatan laboratorium Anda sebagai nilai-nilai yang khas. Bacaan ini akan membantu Anda untuk mengidentifikasi pn-junction di perangkat lain.
Komentar Sangat tua volt-ohm-amperemeter (vom ini), seperti model klasik 206
Simpson dan D'Arsonval meter gerakan lain (orang-orang dengan jarum mekanik dan skala), biasanya diimplementasikan fungsi ohm dengan baterai internal 1.5 V yang membuat ujung merah lebih negatif daripada timah hitam. Akibatnya, ketika menggunakan salah satu meter ini untuk menentukan polaritas dioda, seseorang harus mental membalikkan polaritas memimpin dalam rangka untuk mendapatkan pemotongan yang benar dari bacaan. Pada yang paling modern DMM, termasuk handheld, lead merah dan hitam memiliki polaritas tegangan yang benar dalam modus ohm, yaitu merah menjadi lebih positif daripada hitam.
Set-Up
Cari tipe 2N7000 MOSFET dari bagian kit. Ini harus menjadi perangkat memimpin tiga dalam plastik kecil KE-92 paket. Masukkan perangkat ke solderless papan tempat memotong roti, ini akan membantu menjaga bagian diposisikan sementara berbagai kombinasi timbal diperiksa dengan lead tes DMM. Anda mungkin menemukan bahwa beberapa kabel jumper pendek juga berguna untuk cepat menghubungkan perangkat ke lead tes DMM. Tujuan dari prosedur ini akan menentukan informasi sebanyak mungkin tentang "tidak dikenal" MOSFET, menggunakan pengukuran DMM hanya sederhana.
Pengukuran-1
Pintu gerbang utama MOSFET dipisahkan dari lead lainnya oleh lapisan oksida gerbang yang membentuk gerbang sebuah kapasitor MOS. Untuk DC, kapasitor ini tidak harus melewati setiap arus. Jadi, gunakan DMM dalam modus resistensi untuk menemukan memimpin pada 2N7000 MOSFET yang tidak melakukan ke salah satu lead lainnya, baik dalam polaritas.
Dengan memimpin gerbang diidentifikasi, maka bisa dipastikan bahwa lead yang tersisa harus drain dan sumber. The 2N7000 MOSFET kebetulan memiliki dioda internal khusus yang penjaga terhadap drain yang diambil lebih negatif daripada sumber, seperti ditunjukkan pada Gambar. E3.1. (Situasi ini dapat terjadi selama beralih transien beban induktif, dan dioda internal yang hadir untuk melindungi ini.) Tubuh MOSFET juga internal terhubung ke sumber utama, efektif membuat empat terminal MOSFET bagian tiga terminal.
INTERNAL
Beralih DMM untuk fungsi tes dioda dan menentukan sumber dan
menguras mengarah dari arah yang dioda perlindungan sementara memungkinkan saat ini untuk lulus (dari sumber ke drain). Untuk 2N7000 MOSFET, ini juga memverifikasi bahwa itu adalah perangkat n-channel.
MOSFET lebih konvensional yang tidak memiliki baik transien
perlindungan dioda atau tubuh mereka dan sumber diikat bersama-sama (benar empat terminal
MOSFET) akan menunjukkan sumber dan tiriskan sebagai simetris sejauh setiap pengukuran DMM yang bersangkutan. Untuk perangkat tersebut, polaritas tubuh dioda akan digunakan untuk mengidentifikasi terminal tubuh dan juga apakah MOSFET adalah saluran-n atau p-channel.
Dengan semua tiga lead dari 2N7000 MOSFET sekarang diidentifikasi, pendek gerbang dan sumber memimpin bersama-sama dengan kawat jumper kecil di solderless papan tempat memotong roti. Hal ini untuk menjamin bahwa VGS = 0. Gunakan DMM untuk mengukur konduksi dari drain ke sumber. Jika ini adalah signifikan, maka saluran perangkat dihidupkan tanpa gerbang bias, dan MOSFET adalah mode deplesi (Dmode) atau "normal-ON." Jika konduksi dari drain ke sumber dengan VGS = 0 diabaikan, maka MOSFET adalah perangkat tambahan modus (E-mode) atau "normal-OFF." Membuat penentuan ini untuk 2N7000 MOSFET dan mencatat hasilnya di laboratorium notebook Anda.
Pertanyaan-1 (a) Dari pengukuran di atas, meringkas temuan Anda tentang diberikan 2N7000 MOSFET di notebook Anda.
(B) Buatlah gambar dari paket perangkat dan label lead. (Hal ini konvensional untuk melakukan hal ini dengan pemandangan perangkat melihat ke bawah di atasnya dengan mengarah menunjuk menjauhi Anda, seolah-olah itu disolder ke papan sirkuit cetak. Ini biasanya disebut pandangan komponen-side, mengacu pada sisi komponen papan sirkuit.)
(C) Carilah lembar data untuk 2N7000 dan membandingkan pemotongan dengan spesifikasi pabrik. (Lembar data dapat paling mudah diperoleh secara online dari halaman web EE Toko.) Komentar pada setiap perbedaan.
(D) Buatlah sebuah diagram alur untuk pengujian setiap MOSFET empat terminal dengan ohmmeter yang dapat digunakan untuk meyakinkan menentukan memimpin adalah pintu gerbang, yang memimpin adalah tubuh, apakah perangkat n-channel atau p-channel, dan apakah perangkat adalah D-mode atau E-mode.
(E) Jika oksida gerbang dihancurkan oleh debit listrik statis, berspekulasi tentang bagaimana pembacaan DMM mungkin berbeda dari orang-orang yang diamati.
Ekstra Fun
Karena gerbang utama pada 2N7000 MOSFET adalah "telanjang," yaitu tidak terhubung ke sambungan lain atau perlindungan dioda ESD, itu dapat diisi oleh aplikasi sesaat tegangan DC, dan MOS kapasitansi gerbang oksida akan mengadakan biaya ini untuk jangka waktu yang cukup lama. Tegangan yang digunakan untuk tes fungsi dioda DMM cukup tinggi untuk menyalakan saluran dari MOSFET 2N7000, jadi ini dapat digunakan untuk memeriksa operasi. Jika DMM tidak memiliki tes fungsi dioda, maka prosedur ini tidak akan bekerja, karena rutin tegangan uji yang digunakan untuk ketahanan pengukuran akan cukup untuk menyalakan MOSFET. Dengan kata lain, tegangan uji kurang dari tegangan VT ambang MOSFET.
Lepaskan kawat jumper kecil yang korslet pintu gerbang ke sumber, dan
beralih DMM ke modus tes fungsi dioda. Sentuh positif, merah
DMM mengarah ke gerbang dan negatif, hitam DMM mengarah ke sumber. Ini akan mengisi gerbang kapasitor dengan VGS> 0. Sekarang mengukur konduksi antara drain dan sumber, dan Anda harus memperhatikan saluran melakukan. Selanjutnya, sentuh negatif, hitam DMM mengarah ke gerbang dan positif, merah DMM mengarah ke sumber. Ini akan melepaskan gerbang kapasitor, membuat VGS <0, dan mengubah saluran mundur lagi. Verifikasi ini dengan mengukur konduksi saluran lagi. Harus ada perbedaan besar dalam saluran konduktansi antara melakukan dan nonconducting negara.
Prosedur 2 Terpadu MOSFET memimpin, jenis kelamin, dan identifikasi modus
Komentar Prosedur ini akan menggunakan CD4007 CMOS sirkuit terpadu. Ini adalah tujuan yang sangat umum CMOS IC yang mencakup sebuah array dari 3 n-channel dan 3 pchannel MOSFET terhubung seperti ditunjukkan pada Gambar. E3.2a. Angka oleh masing-masing terminal menunjukkan nomor pin pada paket DIP 14-pin, ditunjukkan pada Gambar. E3.2b. Perhatikan bahwa pin 14 (VDD) harus selalu terhubung ke paling positif tegangan listrik, dan pin 7 (VSS) harus selalu terhubung ke paling negatif (atau tanah) tegangan listrik dalam rangka menjaga bodysource dan tubuh-drain pn-junction dari menjadi bias maju. Ini adalah apa yang menyediakan isolasi listrik antara MOSFET berbeda dalam sirkuit terpadu, dan jika isolasi ini gagal, semua MOSFET berakhir menjadi korsleting bersama dengan hasil benar-benar tak terduga. Meskipun tidak ditampilkan dalam skema, masing-masing tiga input ke gerbang MOSFET (pin 3, 6, & 10) memiliki dua dioda perlindungan ESD yang menghubungkan mereka ke rel listrik VDD dan VSS.
TOP VIEW
(PIN BAWAH) SIDE VIEW
Gambar E3.2b
14-pin paket DIP
Set-Up Cari CD4007 CMOS berbagai sirkuit terpadu. Pasang CD4007 ke
solderless papan tempat memotong roti sehingga melintasi alur pusat. Prosedur ini akan melakukan tes hanya pada MOSFET M2 pada Gambar E3.2a. Anda mungkin merasa perlu untuk plug kabel jumper singkat ke solderless papan tempat memotong roti untuk menghubungi pin {3,4,5,7, & 14} dari sirkuit terintegrasi. Semua pengukuran berikutnya akan hanya melibatkan kontak tersebut.
Hidupkan DMM bangku dan mengkonfigurasinya untuk mengukur resistensi dalam modus dua kawat. Plug hitam meremas-hook memimpin uji ke dalam pisang jack negatif dari meter dan merah meremas-hook memimpin uji ke dalam jack pisang positif dari meter. Tujuan dari prosedur ini adalah untuk memverifikasi lead, jenis kelamin, dan modus dari MOSFET hanya menggunakan fungsi ohmmeter dari DMM.
Pengukuran-2 Pertimbangkan pin saja {3,4,5, & 7} dari IC yang terhubung ke {G, S, D & B} MOSFET M2. Pertama, identifikasi ini mengarah akan diverifikasi. Sebuah gerbang MOSFET biasanya benar-benar terisolasi dari elektroda lain dengan lapisan isolasi tipis silikon dioksida. Pada MOSFET diskrit yang tidak memiliki perlindungan dioda gerbang internal, DMM dalam pengaturan ohmmeter yang dapat digunakan untuk pertama menemukan memimpin gerbang sebagai salah satu yang tidak memiliki konduksi untuk setiap lead lain baik polaritas. Untuk CMOS array yang CD4007, kehadiran perlindungan dioda gerbang internal yang mempersulit masalah identifikasi memimpin gerbang. Untuk situasi ini, biasanya lebih mudah untuk mengidentifikasi tubuh memimpin pertama. Karena kehadiran perlindungan dioda ESD di pintu gerbang, tubuh di VSS akan melakukan ke pintu gerbang melalui satu dioda, dan gerbang akan melakukan ke rel Vdd atas melalui dioda lainnya. Namun, terminal tubuh adalah unik, karena akan menunjukkan konduksi dari tubuh masing-masing dari tiga terminal lain ketika tubuh adalah terminal yang lebih positif. Gali pasangan yang berbeda dari lead (pin 3,4,5, & 7) dengan DMM untuk menemukan pin satu yang melakukan (seperti pn-junction bias maju) untuk masing-masing tiga lainnya. Karena ini sesuai dengan arus masuk ke terminal tubuh, ini juga memverifikasi bahwa MOSFET adalah n-channel, karena tubuhnya harus tipe-p untuk ini terjadi.
Dengan tubuh memimpin diidentifikasi, memimpin gerbang kemudian dapat diidentifikasi berikutnya, karena simetri listrik antara drain dan source. Karena tegangan yang digunakan oleh DMM dalam tes fungsi dioda dapat dengan mudah mengaktifkan saluran MOSFET, metode terbaik untuk mengidentifikasi gerbang adalah untuk menemukan terminal yang bila disingkat ke tubuh dengan jumper, menyebabkan dua terminal lain untuk menunjukkan perilaku listrik simetris. Itu berarti bahwa ketika gerbang adalah korsleting untuk tubuh, saluran MOSFET harus non-melakukan, dan satu-satunya konduksi melibatkan sumber dan tiriskan harus melalui sumber-tubuh dan menguras tubuh pn-junction. Uji MOSFET M2 dengan DMM dan kawat jumper singkat untuk mengidentifikasi gerbang dengan cara ini.
Dengan gerbang dan tubuh mengarah diidentifikasi, sisa dua lead karena itu harus menjadi drain dan source. Sekarang gunakan DMM, lagi dalam pengaturan ohmmeter, untuk menentukan apakah perangkat adalah penipisan-mode (D-mode, atau biasanya-ON) atau tambahan-mode (E-mode, atau biasanya-OFF) perangkat. Karena gerbang bisa mengambil biaya liar yang belum sepenuhnya hilang, kita harus memastikan bahwa bias gerbang nol. Hal ini dilakukan dengan menggunakan kawat jumper kecil untuk pendek gerbang ke tubuh, memberi VGB = 0, mirip dengan sambungan yang digunakan sebelumnya untuk mengidentifikasi memimpin gerbang.
Seperti disebutkan, pintu gerbang MOSFET M2 memiliki dua perlindungan dioda ESD, satu untuk Vdd dan yang lain untuk VSS. Jika gerbang (pin 3) dibawa ke tegangan yang lebih tinggi daripada Vdd (pin 14), maka dioda perlindungan ESD antara kedua akan menyala, menjepit perbedaan tegangan dioda turn-on tegangan. Gunakan DMM dalam tes fungsi dioda untuk memverifikasi keberadaan dioda perlindungan ESD antara gerbang dan Vdd.
Pertanyaan-2 (a) Dari pengukuran di atas, meringkas temuan Anda tentang MOSFET M2 di notebook Anda.
(B) Gambarkan skema MOSFET M2 dan dua dioda perlindungan gerbang dan label lead MOSFET.
(C) Apakah mungkin untuk membedakan memimpin mengalir dari sumber utama hanya menggunakan ohmmeter? Jelaskan mengapa atau mengapa tidak.
(D) Jika daya mengarah ke CD4007 IC dibalik, dengan VSS pada potensial lebih tinggi dari Vdd, maka lain dioda pn-junction dapat dihidupkan, menjepit tegangan ini ke dioda turn-on tegangan. Menggunakan skema Gambar. E3.2a, menunjukkan bagaimana arus dapat mengalir dari VSS untuk Vdd dan membuat drop tegangan dari dua dioda turn-on tegangan (sekitar 1,2 V).
(E) Jika koneksi antara MOSFET M3 dan M6 yang rusak (melalui
mereka mengalir di pin 12), konduksi dari VSS (pin 7) ke Vdd (pin 14) akan tetap terjadi, tetapi akan melibatkan hanya satu dioda turn-on tegangan (sekitar 0,6 V).
Jelaskan bagaimana hal ini terjadi. Hal ini, pada kenyataannya, apa yang terjadi ketika Anda mengukurnya. Karena jalan ini hanya melibatkan satu dioda turn-on tegangan yang terjadi pada tegangan yang lebih kecil, jalan melibatkan dua dioda turn-on tegangan dalam seri tidak pernah akan diaktifkan.
Prosedur 3 Pengukuran MOSFET menggunakan LabVIEW kurva pelacak
Komentar
Untuk mengkarakterisasi perangkat semikonduktor multi-lead seperti MOSFET, kami ingin dapat mengetahui dan memprediksi arus melalui masing-masing memimpin sebagai fungsi dari tegangan antara masing-masing lead. Sejak memimpin gerbang tidak mengizinkan DC setiap arus untuk lulus, dan tubuh akan melakukan non-ketika dioda tubuh yang reverse-bias, satu-satunya saat ini yang perlu dipertimbangkan dalam MOSFET berfungsi normal adalah saluran arus yang mengalir dari drain ke sumber, ID.
Tapi ini masih merupakan fungsi dari tiga tegangan terminal, VGS, VDS, dan VBS. The VBS ketergantungan adalah yang paling lemah, dan kita akan menekannya untuk sementara waktu dengan menjaga VBS = 0. Cara normal untuk menampilkan
karakteristik MOSFET melibatkan ID sebagai fungsi VGS dan VDS adalah plot beberapa kurva ID vs VDS pada sumbu ini untuk nilai-nilai VGS. Ini disebut karakteristik output. Cara lain adalah dengan merencanakan ID vs VGS pada sumbu ini untuk nilai-nilai yang dipilih dari VDS. Ini disebut karakteristik transfer. Tujuan dari prosedur ini adalah untuk mengukur dan mencatat karakteristik output MOSFET menggunakan LabVIEW otomatis kurva pelacak.
Set-Up
Pertama, salin LabVIEW VI file ke sebuah direktori di komputer laboratorium Anda. Kemudian, memulai LabVIEW 7.1 dan buka VI bernama FETCurveTracer.vi. Ini adalah VI utama yang akan digunakan untuk prosedur ini, tetapi menggunakan dua sub-
Vis, bernama FETStepGenerator.vi dan FETMeasurement.vi yang harus dalam direktori yang sama seperti FETCurveTracer.vi. Setelah Anda memiliki
FETCurveTracer.vi terbuka, panel depan akan muncul seperti ditunjukkan pada Gambar. E3.3 berikut:
Gambar E3.3 Mirip dengan dioda kurva pelacak dari Percobaan-1, kurva ini pelacak FET juga mengoperasikan dengan memindai tegangan eksitasi yang diterapkan di koneksi serangkaian perangkat yang diuji (DUT) dan resistor sampling saat ini. Tegangan di kedua DUT dan resistor sampling saat ini diukur oleh kartu DAQ, dan dari ini, arus-tegangan (IV) titik diukur untuk perangkat. Namun, untuk kurva tracer FET, sekarang ada dua tegangan eksitasi, VGG dan Vdd, yang diterapkan pada sirkuit gerbang dan tiriskan, masing-masing, sedangkan sumber FET disimpan membumi. Dalam rangka untuk memindai melalui semua kombinasi yang mungkin VGS dan nilai-nilai VDS, scan Vdd yang bersarang dalam scan VGG. Untuk setiap nilai VGG, semua nilai VDD dipindai secara berurutan, memberikan jumlah titik pengukuran yang merupakan produk dari jumlah VGG dan titik Vdd. Seperti dapat dilihat dari karakteristik output ditunjukkan pada Gambar. E3.3, untuk setiap nilai VGG, nilai-nilai Vdd memindai luar dari asal ke nilai akhir mereka, dan kemudian nilai VGG selanjutnya digunakan untuk memindai luar lagi. Hal ini menciptakan garis retrace lurus yang ditunjukkan pada Gambar. E3.3, keluar radial dari titik asal. Ini hanyalah sebuah artefak dari urutan scanning, dan tidak mempengaruhi data yang diukur.
LabVIEW VI dirancang untuk menggunakan Instrumen kartu DAQ Nasional (antara model NI-6251E atau NI-6062E) dan terminal blok konektor sekrup, baik model CB-68LP atau model CB-68LPR. Untuk tujuan ilustrasi, deskripsi yang berikut didasarkan pada menggunakan CB-68LPR.
Bagian pertama dari menyiapkan perangkat keras adalah untuk memasang sebuah blok konektor untuk dua output analog dan empat input analog, seperti yang ditunjukkan di bawah ini dalam skema Gambar. E3.3a.
Eksitasi tegangan Vdd diambil dari output analog channel-0 (AO-0) yang menggunakan pin # 22 untuk AO-0 dan pin # 55 untuk tanah keluaran analog (AOGND). Tegangan ini diterapkan di seluruh sambungan rangkaian arus menguras resistor penginderaan RD = 100 Ω, dan drain-source mengarah dari perangkat di bawah
test (DUT). Dengan demikian, VDD = VRD + VDS. Demikian pula, tegangan VGG eksitasi diambil dari saluran-1 output analog (AO-1) yang menggunakan pin # 21 untuk AO-1 dan pin # 55 untuk AO-GND. Tegangan diterapkan di seluruh sambungan rangkaian gerbang saat penginderaan resistor RG = 10 kΩ, dan gerbang-sumber mengarah dari DUT. Dengan demikian, VGG = VRG + VGS. Dalam kondisi normal, tidak ada gerbang arus DC harus mengalir di DUT, sehingga jatuh tegangan RG harus nol, memberikan VGS = VGG. Tujuan dari RG terutama untuk melayani sebagai alat pengaman yang akan membatasi arus yang berlebihan harus hubungan pendek terjadi pada DUT. Hal ini umumnya praktek rekayasa yang baik untuk menyertakan membatasi arus resistor keamanan seperti ini.
Masing-masing dari empat input analog menggunakan koneksi modus diferensial, sehingga tegangan yang diukur adalah perbedaan antara tegangan pada setiap pasangan lead analog input. VRD diukur menggunakan input analog channel-7 (AI-7), yang mengambil perbedaan antara AI-7 (pin # 57) dan AI-15 (pin # 23). VDS diukur dengan menggunakan saluran-6 analog input (AI-6), yang mengambil perbedaan antara AI-6 (pin # 25) dan AI-14 (pin # 58). VRG diukur menggunakan input analog channel-5 (AI-5), yang mengambil perbedaan antara AI-5 (pin # 60) dan AI-13 (pin # 26). VGS diukur menggunakan input analog channel-4 (AI-4), yang mengambil perbedaan antara AI-4 (pin # 28) dan AI-12 (pin # 61). Akhirnya, tanah analog input (AI-GND) pada pin # 24 terhubung ke AOGND pada sumber DUT.
Pendekatan terbaik untuk membangun sirkuit Gambar. E3.3a adalah untuk menempatkan sebanyak mungkin dari koneksi pada konektor blok itu sendiri, bersama dengan saat penginderaan resistor RD dan RG, dan kemudian mengambil koneksi DUT off dari blok konektor ke solderless papan tempat memotong roti dengan menggunakan tiga kabel jumper lagi. Kabel pada model CB-68LPR blok konektor ditunjukkan pada Gambar.
E3.3b. Di sini, memimpin ke sumber DUT adalah kawat putih panjang, memimpin ke saluran pembuangan DUT adalah kabel biru panjang, dan memimpin ke gerbang DUT adalah jeruk kawat panjang. 10 kΩ RG adalah di atas dan 100 Ω RD adalah bawahnya
Berikutnya, cari 2N7000 MOSFET yang digunakan dalam Prosedur 2, dan masukkan ke papan tempat memotong roti solderless. Hubungkan sumber (putih), gerbang (oranye), dan tiriskan (biru) mengarah dari blok konektor untuk itu seperti yang ditunjukkan pada Gambar. E3.3c. Perangkat ini sekarang siap untuk mengukur.
Pengukuran-3 Mulai LabVIEW FETCurveTracer.vi dengan mengklik tombol Run pada toolbar. Gunakan jari telunjuk pointer untuk memasukkan parameter scan sebagai berikut. Arus masukan penginderaan nilai resistor sebagai RG = 10 kΩ dan RD = 0,1 kΩ. Mengatur Penundaan tersebut = 10 (ms). Karena tegangan ambang untuk MOSFET 2N7000 diperkirakan berada di kisaran 1-2 Volts, mengatur scan VGG untuk memulai pada 1,0 V, berhenti di 2,0 V, dan menggunakan 11 poin, memberikan +0.1 V / langkah. Mengatur scan Vdd untuk memulai pada 0,0 V, berhenti di 10,0 V, dan menggunakan 41 poin, memberikan 0,25 V / langkah. Harus ada total 451 titik pengukuran. Setelah semua parameter pemindaian telah dimasukkan, klik tombol SCAN MULAI. The Mengukur LED merah harus menyala sementara data sedang diambil. Setelah semua data telah dikumpulkan poin, karakteristik output yang dihasilkan akan muncul pada grafik, mirip dengan yang ditunjukkan pada
Untuk menyimpan hasil dalam file spreadsheet, klik pada tombol SIMPAN DATA, dan kotak dialog akan terbuka, yang memungkinkan Anda untuk menentukan nama file dari file Excel. Xls dan lokasinya. Masukkan nama file seperti Experiment3_2N7000data.xls, dan klik OK. File spreadsheet akan ditulis, dan Menulis LED merah akan memadamkan. Setelah data telah disimpan ke file spreadsheet, menghentikan VI berjalan dengan mengklik tombol STOP merah.
Membuka file spreadsheet yang baru saja ditulis dan memeriksa isinya.
Harus ada 8 kolom data, dengan titik pengukuran pada setiap baris.
Kolom adalah, membaca kiri ke kanan: {VGG, VDD, VRD, VDS, VRG, VGS, IDS, & IGS}. Anda mungkin ingin menyisipkan baris tajuk kolom untuk menunjukkan ini untuk referensi di masa mendatang, karena LabVIEW VI tidak menyisipkan label-label kolom. Dua kolom pertama hanya dua eksitasi tegangan VGG dan VDD yang dikirim ke DAQ saluran keluaran analog. Empat kolom berikutnya adalah pengukuran saluran analog input, {VRD, VDS, VRG, & VGS}. Dua kolom terakhir adalah drain dan gerbang arus yang dihitung sebagai IDS = VRD / RD dan IGS = VRG / RG. Anda harus menemukan bahwa arus gerbang adalah nol untuk semua titik data dan bahwa nilai-nilai VGG = VGS, untuk dalam LSB dari saluran pengukuran DAQ (a mV beberapa).
Pertanyaan-3 (a) Scan melalui hasil pengukuran dan menemukan nilai VGS yang hanya mulai memproduksi menguras non-nol saat. Ini adalah pendekatan pertama dengan tegangan VT ambang MOSFET yang diuji.
(B) Pilih beberapa nilai VGS yang menguras ID saat ini menunjukkan kejenuhan jelas. Cari nilai VDS di mana drain ID saat ini mencapai nilai saturasi dan kemudian membandingkan nilai ini sebenarnya VDS, duduk ke nilai dihitung VGS - VT. Komentar pada seberapa dekat nilai-nilai setuju. Seberapa baik teori buku memprediksi perilaku diukur dari MOSFET nyata?
(C) Menggunakan nilai mobilitas elektron dari μn = 800 cm2/Vs dan ketebalan oksida gerbang xox = 80 nm, menghitung nilai k = μnCox, dan dari nilai ini dan beberapa titik data terukur (mana sia saat jenuh) membuat perkiraan kasar dari W / L rasio untuk 2N7000 MOSFET. Apakah W / L rasio ini tampaknya masuk akal?
Komentar
Pada beberapa nilai lebih besar dari VGG = VGS, data spreadsheet mungkin menunjukkan bahwa VRD + VDS tidak sama dengan nilai Vdd diterapkan. Hal ini karena arus keluaran kartu DAQ terbatas hanya 10 mA. Meskipun perangkat lunak memberitahu kartu DAQ untuk output nilai tertentu dari Vdd, nilai akan kurang dari ini jika arus yang melebihi batas 10 mA. Dengan demikian, nilai sebenarnya dari Vdd turun kembali ke nilai yang membatasi arus tidak lebih dari sekitar 10 mA, dan jumlah yang dihasilkan VRD dan VDS kemudian kurang dari nilai pemindaian asli VDD pada titik pengukuran. Data titik pengukuran yang masih berlaku; efeknya hanya itu scan tidak pergi sejauh keluar sebagai awalnya ditujukan. Hal ini dapat dilihat pada panel grafik karakteristik output depan, juga.
Konektor kabel blok dari Gambar. E3.3a dan E3.3b dapat tetap utuh untuk sisa bagian percobaan ini, tidak ada kebutuhan untuk membongkar sekarang.
Anda mungkin ingin untuk menyelidiki kerja internal ini LabVIEW VI.
Ketik + E Ctrl untuk membuka jendela diagram blok, dan Anda akan melihat bahwa struktur keseluruhan VI ini cukup mirip dengan kurva tracer dioda digunakan dalam percobaan-1. Cari sub-VI bernama FETMeasurement.vi dan double klik di atasnya untuk membuka panel depan. Sekarang ketik Ctrl + E lagi untuk menampilkan diagram blok nya. Setiap titik pengukuran terdiri dari urutan datar 7 langkah. Anda dapat halaman melalui langkah-langkah untuk melihat apa yang terjadi selama setiap.
Ini adalah urutan pengukuran inti yang merupakan jantung dari VI ini.
Prosedur 4 Pengukuran CMOS pasangan menggunakan LabVIEW kurva pelacak
Komentar
Tujuan dari prosedur ini adalah untuk mengukur karakteristik pelengkap saluran-n dan p-channel MOSFET (CMOS), amati seberapa baik perangkat n-channel dan p-channel yang cocok dalam parameter mereka, dan untuk mendapatkan pengalaman lebih dalam mengukur dan karakteristik MOSFET yang merupakan bagian dari sirkuit terpadu.
Set-Up-n
LabVIEW FETCurveTracer.vi dapat disimpan dimuat dari mana itu yang tersisa dalam Prosedur 3, dan tidak ada perubahan perlu dilakukan untuk CB-68LPR konektor blok kabel. Masukkan CD4007 CMOS MOSFET array yang ke papan tempat memotong roti solderless dan menghubungkan sumber, gerbang, dan tiriskan mengarah ke n-channel MOSFET M2 (pin 3,4,5, & 7). Gunakan kabel jumper panjang untuk pergi dari blok konektor ke papan tempat memotong roti solderless. Mengacu pada Gbr. E3.2a dan E3.2b untuk pin yang benar pada IC. Anda juga akan perlu menggunakan kawat jumper kecil untuk menghubungkan tubuh untuk sumber, pin 4 dan 7, yang akan mengatur VBS = 0. Koneksi akhir pada solderless papan tempat memotong roti ditunjukkan di bawah ini pada Gambar. E3.4n. Dalam foto ini, memimpin sumber putih, memimpin gerbang oranye, dan memimpin pembuangan biru.
Pengukuran-4n Mulai LabVIEW FETCurveTracer.vi dan masukkan parameter pemindaian berikut: RG = 10 kΩ, RD = 0,1 kΩ, Keterlambatan = 10 (ms). Mengatur scan VGG untuk memulai pada 0,0 V, berhenti di 5,0 V, dan menggunakan 11 poin, memberikan +0.5 V / langkah. Mengatur scan Vdd untuk memulai pada 0,0 V, berhenti di 10,0 V, dan menggunakan 41 poin, memberikan 0,25 V / langkah. Ini akan memberikan total 451 titik pengukuran.
Klik pada tombol SCAN MULAI dan menunggu data pengukuran
muncul pada grafik. Jika data muncul wajar, klik pada tombol SIMPAN DATA untuk merekam pengukuran ke dalam sebuah file spreadsheet. Berikan file baru nama yang unik dan klik OK. Klik pada tombol STOP merah untuk menghentikan VI.
Membuka file spreadsheet dan periksa bahwa data terlihat wajar. Urutan kolom lagi, dari kiri ke kanan: {VGG, VDD, VRD, VDS, VRG, VGS, IDS, IGS}.
Pertanyaan-4n (a) Tentukan nilai pertama VGS yang menghasilkan menguras non-nol saat. Ini adalah pendekatan yang cepat untuk tegangan VTN ambang batas untuk MOSFET. Ini harus menjadi angka positif untuk saluran-n E-modus MOSFET.
(B) Menggunakan nilai μn = 800 cm2/Vs dan xox = 80 nm, menghitung nilai kn = μnCox. Selanjutnya, pilih nilai VGS yang menghasilkan saturasi didefinisikan secara jelas arus drain, dan dalam rentang jenuh kurva ini, menggunakan nilai kn dan VTN untuk menemukan W / L rasio efektif untuk MOSFET ini.
Set-Up-p
Sekarang memindahkan sumber, gerbang, dan tiriskan kabel jumper ke pin (1,2,3, & 14) pada CD4007 CMOS MOSFET array yang IC untuk menghubungkan pelacak kurva ke pchannel MOSFET M5. Sekali lagi, lihat Gambar. E3.2a dan E3.2b untuk pin yang benar pada IC. Anda lagi akan perlu menggunakan kawat jumper kecil untuk menghubungkan tubuh untuk sumber, pin 2 dan 14, yang akan mengatur VBS = 0.
Pengukuran-4p Dengan LabVIEW FETCurveTracer.vi masih diambil dari pengukuran sebelumnya, memulai VI berjalan, dan menyimpan semua parameter dalam pengaturan mereka sebelumnya. Sekarang hanya mengubah tanda VGG dan nilai-nilai berhenti Vdd ke angka negatif. The VGG Scan sekarang harus mulai dari 0,0 V, berhenti di -5.0 V, gunakan 11 poin, dan memberikan -0.5 V / langkah. The Vdd Scan sekarang harus mulai dari 0,0 V, berhenti di -10,0 V, gunakan 41 poin, dan memberikan -0.25 V / langkah. Ada lagi harus 451 poin total pengukuran.
Klik pada tombol SCAN MULAI dan menunggu data pengukuran
muncul pada grafik. Anda mungkin harus klik kanan pada grafik dan pilih
Autoscale X Axis, karena data sekarang akan muncul di kuadran 3.
(The 3rd kuadran adalah cara yang lebih teknis yang benar untuk menampilkan karakteristik FET p-channel. Meskipun demikian, beberapa data buku memilih untuk memutar kurva ke dalam kuadran 1 untuk dibaca lebih baik sementara membalikkan tanda-tanda pada sumbu.) Jika data muncul wajar , klik pada tombol SIMPAN DATA untuk merekam pengukuran ke dalam sebuah file spreadsheet. Berikan file baru nama yang unik dan klik OK. Klik pada tombol STOP merah untuk menghentikan VI. Membuka file spreadsheet dan periksa bahwa data terlihat wajar.
Pertanyaan-4p (a) Tentukan nilai pertama VGS yang menghasilkan menguras non-nol saat. Ini adalah pendekatan yang cepat untuk tegangan VTP ambang batas untuk MOSFET. Untuk MOSFET p-channel, ini harus menjadi angka negatif untuk perangkat E-mode.
(B) Menggunakan nilai μp = 320 cm2/Vs dan xox = 80 nm, menghitung nilai kp = μpCox. Selanjutnya, pilih nilai VGS yang menghasilkan saturasi didefinisikan secara jelas arus drain, dan dalam rentang jenuh kurva ini, menggunakan nilai kp dan VTP untuk menemukan W / L rasio efektif untuk MOSFET ini.
(C) Bandingkan besaran tegangan ambang batas untuk saluran-n dan p-
MOSFET saluran dan mengomentari seberapa dekat mereka tampak dalam praktek. (D) Bandingkan W / L rasio efektif untuk saluran-n dan p-channel MOSFET dan komentar tentang apa rasio ideal antara n-channel dan perangkat pchannel harus untuk menghasilkan karakteristik IV simetris.
Prosedur 5 Keluaran efek konduktansi
Set-Up
Jauhkan CD4007 CMOS MOSFET array yang dicolokkan ke solderless papan tempat memotong roti, tapi mengubah koneksi kembali ke MOSFET saluran-n M2 pada pin (3,4,5, & 7). Sebuah kawat jumper kecil harus kembali digunakan untuk pendek tubuh dan sumber terminal bersama (pin 4 dan 7). Koneksi akhir akan terlihat seperti yang di foto Gambar. E3.4n dari prosedur sebelumnya.
Pengukuran-5
Mulai LabVIEW FETCurveTracer.vi dan masukkan parameter pemindaian berikut: RG = 10 kΩ, RD = 0,1 kΩ, Keterlambatan = 10 (ms). Mengatur scan VGG untuk memulai pada 0,0 V, berhenti di 5,0 V, dan menggunakan 11 poin, memberikan +0.5 V / langkah. Mengatur scan Vdd untuk memulai pada 0,0 V, berhenti di 10,0 V, dan menggunakan 41 poin, memberikan 0,25 V / langkah. Ini akan memberikan total 451 titik pengukuran.
Klik pada tombol SCAN MULAI dan menunggu data pengukuran untuk muncul pada grafik. Jika data muncul wajar, klik pada tombol SIMPAN DATA untuk merekam pengukuran ke dalam sebuah file spreadsheet. Berikan file baru nama yang unik dan klik OK.
Selanjutnya, mencari 10 kΩ 5% 1/4 W resistor, dan menghubungkan resistor ini secara paralel dengan saluran dan terminal sumber MOSFET pada solderless papan tempat memotong roti (pin 4 & 5). Resistor ini mensimulasikan efek meningkatkan konduktansi output MOSFET. Klik tombol SCAN MULAI lagi dan menunggu data pengukuran untuk muncul pada grafik. Jika data muncul wajar, klik pada tombol SIMPAN DATA untuk merekam pengukuran ke dalam sebuah file spreadsheet. Berikan file baru nama yang unik dan klik OK. Klik pada tombol STOP merah untuk menghentikan VI.
Pertanyaan-5 (a) Pertama membahas kualitatif apa efek penambahan 10 kΩ resistor memiliki pada karakteristik output MOSFET.
(B) Buka file spreadsheet untuk pengukuran pertama MOSFET M2 tanpa resistor yang hadir, dan pilih nilai VGS yang menunjukkan kejenuhan bersih dari arus drain. Pilih beberapa poin dalam wilayah jenuh kurva dan menghitung kemiringan karakteristik output dalam satuan Ω-1. Kemudian mengambil kebalikan dari nilai ini untuk mendapatkan kemiringan terbalik dalam satuan Ω. Nilai-nilai ini konduktansi output dan resistensi, masing-masing.
(C) Berikutnya buka file spreadsheet untuk pengukuran kedua MOSFET M2 dengan resistor ditambahkan, dan melakukan analisis yang sama pada kurva VGS sama untuk menemukan konduktansi output dan resistensi untuk kasus ini.
(D) Diskusikan bagaimana erat nilai-nilai terukur sesuai dengan persamaan perangkat empiris
IDsat = 0,5 k (VGS - VT) 2 (1 + λVDS)
dimana λ adalah parameter konduktansi output dalam satuan V-1.
Prosedur 6 JFET gerbang utama, jenis kelamin, dan identifikasi modus
Set-Up
Cari jenis MPF102 JFET dari bagian kit. Ini harus menjadi perangkat memimpin tiga dalam plastik kecil KE-92 paket. Hidupkan DMM bangku dan mengkonfigurasinya untuk mengukur (dua kawat) perlawanan. Plug hitam meremas-hook memimpin uji ke dalam pisang jack negatif dari meter dan merah meremas-hook memimpin uji ke dalam jack pisang positif dari meter. Tujuan dari prosedur ini adalah untuk menentukan utama dari JFET adalah gerbang, apakah JFET adalah saluran-n atau p-channel, dan apakah JFET adalah E-mode atau perangkat Dmode hanya menggunakan fungsi ohmmeter dari DMM.
Pengukuran-6
Sebuah JFET menggunakan satu pn-junction antara gerbang dan terminal saluran / sumber untuk memodulasi konduktansi saluran. Gunakan DMM dalam pengaturan ohmmeter untuk menguji pasang mengarah pada JFET dan karena itu mengidentifikasi gerbang utama pada perangkat. Dari polaritas yang menyebabkan gerbang terminal untuk melakukan, menyimpulkan apakah JFET adalah saluran-n atau perangkat p-channel.
Dengan memimpin gerbang diidentifikasi, maka bisa dipastikan bahwa lead yang tersisa harus drain dan sumber. Gunakan DMM, lagi dalam pengaturan ohmmeter, untuk menentukan apakah perangkat adalah penipisan-mode (D-mode, atau biasanya-ON) atau tambahan-mode (E-mode, atau biasanya-OFF) perangkat.
Pertanyaan-6 (a) Dari pengukuran di atas, meringkas temuan Anda tentang diberikan MPF102 JFET di notebook Anda.
(B) Buatlah gambar dari paket perangkat dan label lead.
(C) Apakah mungkin untuk membedakan memimpin mengalir dari sumber utama hanya menggunakan ohmmeter? Jelaskan mengapa atau mengapa tidak.
(D) Carilah lembar data untuk MPF102 dan membandingkan pemotongan dengan spesifikasi pabrik. (MPF102 adalah nomor bagian Motorola, tetapi juga kedua bersumber oleh Fairchild.) Komentar pada setiap perbedaan.
(E) Buatlah sebuah diagram alur untuk pengujian setiap JFET dengan ohmmeter yang dapat
digunakan untuk meyakinkan menentukan memimpin adalah gerbang, apakah perangkat n-channel atau p-channel, dan apakah perangkat adalah D-mode atau E-mode.
Prosedur 7 Pengukuran JFET menggunakan LabVIEW kurva pelacak
Set-Up Load LabVIEW FETCurveTracer.vi ke LabVIEW 7.1, jika belum. CB-68LPR blok konektor harus dalam konfigurasi yang sama ditunjukkan pada Gambar. E3.3a dan E3.3b yang digunakan untuk pengukuran pelacak kurva sebelumnya. Temukan sebuah MPF102 JFET dan hubungkan ke papan tempat memotong roti solderless. Hubungkan papan tempat memotong roti solderless ke blok konektor menggunakan kabel jumper untuk sumber, gerbang, dan tiriskan. Koneksi akhir pada solderless papan tempat memotong roti akan terlihat seperti yang ditunjukkan pada Gambar. E3.7 bawah. Dalam foto ini, memimpin sumber putih, memimpin gerbang oranye, dan memimpin pembuangan biru.
Gambar E3.7
Pengukuran-7
Mulai LabVIEW FETCurveTracer.vi dan masukkan parameter pemindaian berikut: RG = 10 kΩ, RD = 0,1 kΩ, Keterlambatan = 10 (ms). Mengatur scan VGG untuk memulai pada 0,0 V, berhenti di -3,0 V, dan menggunakan 7 poin, memberikan -0.5 V / langkah. Mengatur scan Vdd untuk memulai pada 0,0 V, berhenti di 10,0 V, dan menggunakan 21 poin, memberikan +0.5 V / langkah. Ini akan memberikan total 147 titik pengukuran.
Klik pada tombol SCAN MULAI dan menunggu data pengukuran untuk muncul pada grafik. Jika data muncul wajar, klik pada tombol SIMPAN DATA untuk merekam pengukuran ke dalam sebuah file spreadsheet. Berikan file baru nama yang unik dan klik OK.
Sekarang, swap drain dan sumber kabel jumper (lead putih dan biru pada Gambar. E3.7) dan klik START SCAN untuk mengukur perangkat lagi dengan menguras dan sumber dipertukarkan. Menyimpan data ini ke file spreadsheet lain dengan nama baru. Klik pada tombol STOP merah untuk menghentikan VI.
Pertanyaan-7 (a) Dari hasil di atas, membahas pertukaran sia dan
Sumber mengarah pada JFET.
(B) Dari baik file spreadsheet, memindai nilai-nilai VGS untuk menemukan nilai tegangan VT ambang batas untuk JFET. Jika nilai-nilai VGS terlalu kasar spasi, Anda dapat membuat grafik cepat ID, duduk dibandingkan VGS di Excel untuk menemukan interpolasi grafis yang lebih baik untuk tegangan ambang.
(C) Dari data spreadsheet, menemukan nilai arus menguras jenuh yang sesuai dengan nilai VGS = 0. Ini adalah nilai yang biasanya disebut IDSS.
(D) Bandingkan nilai-nilai teoritis IDsat = IDSS (1 - VGS / VT) 2 dengan yang dicatat dari kurva pelacak dalam spreadsheet. Seberapa dekat tidak persamaan teoritis memprediksi perilaku perangkat yang sebenarnya?
Prosedur 8 JFET variabel attenuator
Komentar
Untuk nilai kecil VDS, saluran JFET atau MOSFET berperilaku seperti resistor terkontrol tegangan yang dapat dimanfaatkan dalam aplikasi sirkuit banyak di mana kontrol elektronik dari konduktansi atau resistensi diperlukan. Ini adalah penggunaan yang lebih halus dari perangkat daripada fungsi switching yang biasanya melakukan. "Pada" perlawanan dari JFET diberikan oleh rasio VDS ke IDS di wilayah nonsaturated operasinya (bagian dari ID vs VDS karakteristik yang memancar keluar dari titik asal). JFET resistensi saluran dapat digunakan dalam rasio dengan resistensi tetap lain untuk membuat pembagi tegangan disesuaikan. Ini menciptakan attenuator tegangan-dikendalikan, yang tegangan rasio pembagian diatur oleh tegangan eksternal. Seperti attenuator memiliki keuntungan utama dari kecepatan lebih mekanis
potensiometer, dan juga dapat dimasukkan ke dalam umpan balik loop untuk memberikan kontrol tingkat sinyal otomatis.
Set-Up Membangun sirkuit attenuator variabel seperti ditunjukkan pada Gambar. E3.8 menggunakan komponen-komponen berikut:
R1 = 4,7 kΩ 5% 1/4W resistor
R2, R3 = 100 kΩ 5% 1/4W resistor
J1 = MPF102 JFET
Di sirkuit ini, J1, R2, R3 dan membentuk perlawanan setara dalam pembagi tegangan dengan R1. Ini sambungan tertentu dari R2 dan R3 digunakan untuk
"Linearize" perlawanan setara JFET, tetapi mereka cukup besar dengan ukuran tidak mempengaruhi pembagian sifat tegangan rangkaian. Generator fungsi memberikan sinyal masukan yang perlu dilemahkan, dan power supply DC menyediakan kontrol tegangan yang menetapkan jumlah redaman.
Pengukuran-8 Mengkonfigurasi fungsi generator untuk menghasilkan 100 Hz, 1,0 V amplitudo gelombang sinus, dan mengkonfigurasi DC power supply untuk menghasilkan output tegangan kontrol Vcontrol = -5.0 V. Konfigurasi osiloskop untuk menampilkan karakteristik transfer tegangan (VTC) sirkuit ini. Tampilan VTC pada osiloskop menggunakan 1 V / div pada kedua sumbu x dan y. Sketsa salinan ini
VTC di laboratorium notebook Anda, label kedua sumbu dengan tanda centang dan skala tegangan.
Selanjutnya, menguji pengaruh tegangan kontrol pada VTC dari pembagi tegangan ini. Cobalah untuk mendapatkan variasi terbesar di VTC yang Anda bisa tanpa maju biasing gerbang JFET. Pilih dua atau tiga nilai yang dipilih dengan baik untuk Vcontrol untuk menunjukkan variabilitas dari VTC dan sketsa VTCS sesuai pada seperangkat sumbu yang sama yang Anda gunakan untuk VTC pertama.
Selanjutnya, hapus R3 dan ulangi di atas pada set baru sumbu. Anda juga mungkin ingin melihat distorsi yang diciptakan oleh perilaku nonlinier dari JFET dengan menggunakan gelombang segitiga sebagai sinyal input dari fungsi generator. Bandingkan output gelombang bentuk dengan yang diterapkan pada input oleh fungsi generator. Bagaimana jumlah distorsi bervariasi dengan amplitudo sinyal input?
Pertanyaan-8 (a) berbagai redaman (rasio pembagian tegangan) diproduksi oleh sirkuit ini ketika R3 hadir?
(B) Berapa kisaran redaman dinyatakan dalam decibells (dB)?
(C) Tampilkan matematis bahwa perlawanan setara J1, R2, dan R3
Requiv = VT2/IDSS * (Vcontrol - 2VT).
(D) Menggunakan nilai-nilai IDSS dan VT yang diperoleh dalam Prosedur 7 dan ekspresi di atas untuk Requiv, memprediksi apa yang minimum dan maksimum resistensi harus setara, dan kemudian apa yang minimum dan redaman maksimum (rasio pembagian tegangan) dari sirkuit seharusnya. Komentar pada seberapa baik prediksi pertandingan dengan pengukuran eksperimental.
terimakasih sudah menyempatkan berkunjung disini semoga penjelasan mengenai Krakteristik JFET dan MOSFET bisa bermanfaat untuk anda dan berguna bagi media pembelajaran
0 Comments
